高頻寬記憶體新技術 有望擴增容量

韓媒報導，為解決未來可能遭遇系統效能受限資料儲存或頻寬的「記憶體牆」問題，業界正評估一種將GPU與高頻寬記憶體（HBM）區隔並分別封裝的新方法，將原本緊鄰GPU的HBM移到一定距離之外，並透過光學互連的方式進行兩者間的傳輸。

韓媒ZDNet Korea報導，此前業界把重心放在如何堆疊HBM，試圖在有限面積內增加記憶體容量與頻寬。目前主流的HBM3E主要使用8層與12層堆疊，但隨著堆疊層數繼續增加，製程難度呈指數級攀升。負責制定業界標準記憶體規格的組織JEDEC，也被迫放寬HBM高度的限制，從720微米鬆綁至775微米，允許可以做厚一點。

如果要橫向發展，在GPU周圍、同一高度的地方配置更多的HBM，也行不通。在目前2.5D封裝結構中，GPU與HBM在同一塊載板上，能夠配備的HBM數量嚴格受制於GPU有限周長。因此，即便想裝更多HBM，物理上也沒空間。

目前半導體業界提出的替代方案，是將GPU與HBM區隔並獨立封裝，不再讓兩者緊鄰彼此，而是拉開距離，並利用極其快速的光訊號來連結，藉此克服變更遠的傳輸距離。

在電路板上將HBM放在距GPU稍遠的位置，能讓設計擺脫GPU周長的限制，進而把HBM數量可達目前的數倍，且毋須將堆疊高度推向極限，意味著AI加速器的總記憶體容量與資料頻寬將會急速擴增，達到目前無法比擬的規模。

一名記憶體研究人員表示，目前討論的方案涵蓋廣泛利用GPU周圍的空間，乃至於把HBM獨立配置在GPU電路板下方的方案，「若是後者，電路板就必須拉長，因此我們甚至正與製造商討論全面更改尺寸規格」。

委外封測（OSAT）產業也正密切關注這一趨勢。一家OSAT公司的高層表示：「光學互連一定會發生，唯一的問題是何時發生。」他預測：「機櫃對機櫃（Rack-to-rack）與伺服器對伺服器（Server-to-server）的連結，將會率先採用光學技術，接著才是電路板內的晶片對晶片（Chip-to-chip）連接。」