台灣半導體3強 台積、日月光、力成 搶食扇出型面板級封裝訂單

扇出型面板級封裝（FOPLP）被譽為下世代先進封裝顯學，晶圓代工龍頭台積電、半導體封測一哥日月光、記憶體封測龍頭力成等半導體三強都積極卡位，搶食輝達、超微等大廠龐大的高速運算晶片高整合先進封裝商機。

半導體三強扇出型面板級封裝領域大進擊，各有盤算，引爆新一波搶單大戰。

據傳，台積電相關技術名為CoPoS（Chip-on-Panel-on-Substrate），產能將落腳嘉義，預計2026年設立實驗線。日月光在高雄已有一條量產的300x300mm面板級封裝產線；力成耕耘最久，早在2019年實現量產，定名PiFO（Pillar integration FO）。

業界分析，高速運算晶片高度整合技術各有優勢，面板級扇出型封裝相較於晶圓，基板面積較大且可進行異質整合，可整合載有5G通訊濾波功能的電路設計，封裝後的晶片效能與功能大幅提升，更適合5G通訊、物聯網設備等各種產品，有助於各種消費性電子產品體積再縮小。

台積電CoPoS技術主要聚焦AI與高速運算（HPC）應用，外傳2028年量產。該製程是CoWoS「面板化」轉為方形設計，有利於晶片產出擴大。台積電日前在北美技術論壇端出最新A14製程，也預告將於2027年量產9.5倍光罩尺寸的CoWoS新技術，能把更多邏輯與記憶體晶片整合到一個封裝中，業界預期相關趨勢吻合CoPoS發展。

日月光已有一條量產的300x300mm面板級封裝產線，採FanOut製程。

力成將旗下扇出型面板級封裝技術定名PiFO，技術類似台積電的CoPoS。